大亨的硬體知識學習筆記

2019年1月6日星期日

如何使用Allergo與ORCAD設計連動?

本文主要介紹，如何透過ORCAD中的Inter tool communication功能，將在選取OrCAD零件時，會同時連動到Allergo的BRD，進而更容易地確認Placement

在OrCAD上方選項中，選擇Options-->Preferences，在Preferences設置對話框中切換到Miscellaneous，將Enable Intertool Communication選項勾選起來。
在ORCAD中，產生NETIN FILE
Allegro導入OrCAD的NETIN FILE
將OrCAD與Allergo同時開啟
這時，選擇ORCAD 裡的PART或NET，相應的Allegro PCB中，對應的PART或NET，會處於HIGH LIGHT狀態顯示显示。这是OrCAD交互到Allegro

如果您將別人設計好的ORCAD線路圖與ALLERGO PCB設計，COPY到您的電腦，卻無法進行交互操作，请先將ORCAD的NETIN FILE產生出來，然後在Allegro裡，匯入NETIN FILE後

，即可連動。

假如需將Allegro交互到OrCAD，則需要將HIGH LIGHT選項選擇起來
然後在Allegro，點選要HL的PART或NET，對應的OrCAD 線路圖會同步連動點選。

相關設置可參考一下連結

Inter tool communication OrCAD Allegro

如何使用Allergo，確認BRD的VIA打法?

A. 開啟正式版Allergo
B. 開啟要確認的BRD
C.在程式最上方欄位選取Manufacture-->選擇Cross Section Chart-->按下OK

D. 即可確認板子VIA的打法，與各層面的厚度

2019年1月3日星期四

如何使用Allergo，確認VIA總數量?

A. 開啟Allergo
B. 在程式最上方欄位選取Display-->Element

C. 或是游標選取下圖快捷鍵或是按下鍵盤F4

E. 左下角狀態列下方，皆會出先Show element

F. 視窗右手邊請依照下圖勾選
Find中只選取Vias

Visibility中將所有層面的Via勾選起來

G. 使用游標按左鍵，框選整張BRD圖，就會跑出所有via 的list

H. Listing: xxxx elements，xxxx及是VIA總數量

PCB參數與阻抗的變化關係

Summarized:

介電常數越高(Er)，阻抗越低；介電常數越低，阻抗越高
線寬越粗(w)，阻抗越低；線寬越細，阻抗越高
線路銅厚越厚(t)，阻抗越低；銅厚越薄，阻抗越高
防焊漆越厚，阻抗越低；防焊漆越薄，阻抗越高

線距越大(d)，阻抗越高；線距越小，阻抗越低
介電層厚度越厚(h)，阻抗越高；介電層厚度越薄，阻抗越低

Single End Traces

Analyized:

介電常數越高(Er)，阻抗越低；介電常數越低，阻抗越高

Er越大-->C(pF)越大-->Z0越小

B.
線寬越粗(w)，阻抗越低；線寬越細，阻抗越高
線路銅厚越厚(t)，阻抗越低；銅厚越薄，阻抗越高

w越大 or t越大-->ln(x)越小-->C(pF)越大-->Z0越小

C.
介電層厚度越厚(h)，阻抗越高；介電層厚度越薄，阻抗越低

h越大-->ln(x)越大-->C(pF)越小-->Z0越大

自然對數（英語：Natural logarithm）為以e為底數的對數函數，標記作

\ln x

或

\log _{e}x

，其反函數為指數函數

e^{x}

。

來自 <https://zh.wikipedia.org/wiki/%E8%87%AA%E7%84%B6%E5%B0%8D%E6%95%B8>

Differential Traces

介電常數越高(Er)，阻抗越低；介電常數越低，阻抗越高

Er越大-->Z0越小-->Zdiff越小

B.
線寬越粗(w)，阻抗越低；線寬越細，阻抗越高
線路銅厚越厚(t)，阻抗越低；銅厚越薄，阻抗越高

w越大 or t越大-->ln(x)越小-->Z0越小-->Zdiff越小

C.
介電層厚度越厚(h)，阻抗越高；介電層厚度越薄，阻抗越低

h越大-->ln(x)越大-->Z0越大-->Zdiff越大 D.
線距越大(d)，阻抗越高；線距越小，阻抗越低
d越大-->